XC2S50E-6TQ144C Field Programmable Gate Array FPGA IC 102 32768

XC2S50E-6TQ144C Field Programmable Gate Array (FPGA) IC 102 32768 1728

XC2S50E-6TQ144C sono daInventario di fabbrica, per favore controlla le tue richieste e contattaci con il prezzo target.
 
Specificità di XC2S50E-6TQ144C

 
Caratteristiche delXC2S50E-6TQ144C
 
•Tecnologia di sostituzione ASIC di seconda generazione

-Densità fino a 15.552 celle logiche con fino a600,000 gate di sistema

-Caratteristiche semplificate basate su Virtex®

- E FPGAarchitettura-Illimitato nel sistemariprogrammabilità

-Costi molto bassi-Tecnologia a 0,15 micron conveniente

•Caratteristiche a livello di sistema

-Memoria gerarchica SelectRAMTM:

·RAM distribuita a 16 bit/LUT

·Configurabile RAM a due porte a 4K-bit

·Interfacce veloci per la RAM esterna

-un'ampiezza di potenza di potenza superiore a 50 W; eCompatibile con CardBus

-Architettura di routing segmentata a bassa potenza

-Logica dedicata per l'aritmetica ad alta velocità

-Sostegno efficace dei moltiplicatori

-Catena a cascata per larghezza

- funzioni di input

-Registri/chiusure abbondanti con attivare, impostare, ripristinare

-Quattro DLL dedicati per il controllo avanzato dell'orologio

      ·Elimina il ritardo di distribuzione dell' orologio

      ·Moltiplicare, dividere o spostare la fase-Quattro primaribasso

- inclinatoglobaleorologiodistribuzionereti

  -Logica di scansione dei confini compatibile con la norma IEEE 1149.1

•I/O e imballaggi versatili

   -Opzioni di pacchetti privi di Pb

-Basso

- pacchetti di costi disponibili in tutte le densità

-Impatto familiare compatibIlità in imballaggi comuni

   -19 standard di interfaccia ad alte prestazioni·L'Agenzia europea per la protezione dell'ambiente (ESA) ha adottato una decisione di esecuzione che stabilisce una serie di misure di vigilanza da adottare.·I/S differenziale LVDS e LVPECL

-fino a 205 coppie di I/O differenziali che possono essere inserite,uscita, o bidirezionale

-I/S di scambio a caldo (compactPCI friendly)

•un'alimentazione logica del nucleo a 1,8 V e un'alimentazione di I/O a 1,5 V,2.5V o 3.3V

•Completamente supportato dal potente Xilinx®ISE®svilupposistema

   -Mappa, posizionamento e routing completamente automatici

-Integrato con gli strumenti di inserimento e verifica del progetto

   -Ampia libreria IP che include funzioni DSP emacchine di lavorazione
 

Famiglia Spartan-IIE rispetto a Spartan-IIFamiglia

•Densità più elevata e più I/O

•Prestazioni più elevate

•Pinouts unici in confezioni convenienti

•Segnalazione differenziale-LVDS, bus LVDS, LVPECL

• VCCINT= 1,8 V- Potenza inferiore.-Tolleranza di 5 V con resistenza esterna-Tolleranza 3V direttamente

•PCI, LVTTL, e LVCMOS2 input buffer alimentati daV.CCOal posto di VCCINT

•Bitstream unico più grande

Classificazioni ambientali e di esportazioneXC2S50E-6TQ144C