|
| Brand Name: | Original |
| Model Number: | LCMXO256C-3TN100C |
| MOQ: | 1 |
| prezzo: | negotiable |
| Delivery Time: | 3-4 giorni |
| Payment Terms: | TT |
LCMXO256C-3TN100C MachXO Field Programmable Gate Array (FPGA) IC 78 256 100-LQFP
| TIPO | Descrizione |
| Categoria | Circuiti integrati (CI) |
| Incorporato | |
| FPGA (Field Programmable Gate Array) | |
| Mfr | Lattice Semiconductor Corporation |
| Serie | MachXO |
| Imballaggio | Scaffale |
| Numero di LAB/CLB | 32 |
| Numero di elementi logici/cellule | 256 |
| Numero di I/O | 78 |
| Voltaggio - Fornitura | 1.71V ~ 3.465V |
| Tipo di montaggio | Montaggio superficiale |
| Temperatura di funzionamento | 0°C ~ 85°C (TJ) |
| Confezione / Cassa | 100 LQFP |
| Confezione del dispositivo del fornitore | 100 TQFP (14x14) |
| Numero del prodotto di base | LCMXO256 |
Caratteristiche delLCMXO256C-3TN100C
• Non volatile, infinitamente riconfigurabile
• Attivazione istantanea
• Single chip, non richiede memoria di configurazione esterna
• Ottima sicurezza di progettazione, nessun bit stream da intercettare
• Riconfigurare la logica basata sulla SRAM in millisecondi
• SRAM e memoria non volatile programmabili tramite porta JTAG
• Supporta la programmazione in background della memoria non volatile
• Modalità di sonno
• Consente una riduzione della corrente statica fino a 100 volte
• Riconfigurazione TransFRTM (TFR)
• Aggiornamento della logica in campo durante il funzionamento del sistema
• Alta densità di I/O alla logica
• da 256 a 2280 LUT4
• da 73 a 271 I/O con ampie opzioni di pacchetti
• Migrazione di densità sostenuta
• Imballaggi privi di piombo/conformi alla RoHS
• Memoria incorporata e distribuita
• fino a 27,6 Kbits di sysMEMTM Embedded Block RAM
• RAM distribuita fino a 7,7 Kbits
• Logica di controllo FIFO dedicata
• Buffer di I/O flessibile
• Il buffer programmabile sysIOTM supporta una vasta gamma di interfacce:
• LVCMOS 3.3/2.5/1.8/1.5/1.2
¢ • LVTTL
¢ • PCI
L'eventuale utilizzo di sistemi di controllo di velocità (LVDS, Bus-LVDS)
• sysCLOCKTM PLL
• Fino a due PLL analogici per dispositivo
• moltiplicare, dividere e cambiare fase dell'orologio
• Supporto a livello di sistema
• Standard IEEE 1149.1 Scansione dei confini
• Oscillatore di bordo
• I dispositivi funzionano con alimentazione da 3,3 V, 2,5 V, 1,8 V o 1,2 V
• Programmazione in sistema conforme alla norma IEEE 1532
Descrizioni diLCMXO256C-3TN100C
Il MachXO è ottimizzato per soddisfare i requisiti delle applicazioni tradizionalmente affrontate dai CPLD e a basso
FPGA di capacità: logica della colla, collegamento del bus, interfaccia del bus, controllo di accensione e logica di controllo.
riunire le migliori caratteristiche dei dispositivi CPLD e FPGA su un unico chip.
Classificazioni ambientali e di esportazioneLCMXO256C-3TN100C
| Attributo | Descrizione |
| Status RoHS | Compatibilità ROHS3 |
| livello di sensibilità all'umidità (MSL) | 3 (168 ore) |
| Status REACH | REACH non interessato |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
|
|
| Brand Name: | Original |
| Model Number: | LCMXO256C-3TN100C |
| MOQ: | 1 |
| prezzo: | negotiable |
| Packaging Details: | Cartone |
| Payment Terms: | TT |
LCMXO256C-3TN100C MachXO Field Programmable Gate Array (FPGA) IC 78 256 100-LQFP
| TIPO | Descrizione |
| Categoria | Circuiti integrati (CI) |
| Incorporato | |
| FPGA (Field Programmable Gate Array) | |
| Mfr | Lattice Semiconductor Corporation |
| Serie | MachXO |
| Imballaggio | Scaffale |
| Numero di LAB/CLB | 32 |
| Numero di elementi logici/cellule | 256 |
| Numero di I/O | 78 |
| Voltaggio - Fornitura | 1.71V ~ 3.465V |
| Tipo di montaggio | Montaggio superficiale |
| Temperatura di funzionamento | 0°C ~ 85°C (TJ) |
| Confezione / Cassa | 100 LQFP |
| Confezione del dispositivo del fornitore | 100 TQFP (14x14) |
| Numero del prodotto di base | LCMXO256 |
Caratteristiche delLCMXO256C-3TN100C
• Non volatile, infinitamente riconfigurabile
• Attivazione istantanea
• Single chip, non richiede memoria di configurazione esterna
• Ottima sicurezza di progettazione, nessun bit stream da intercettare
• Riconfigurare la logica basata sulla SRAM in millisecondi
• SRAM e memoria non volatile programmabili tramite porta JTAG
• Supporta la programmazione in background della memoria non volatile
• Modalità di sonno
• Consente una riduzione della corrente statica fino a 100 volte
• Riconfigurazione TransFRTM (TFR)
• Aggiornamento della logica in campo durante il funzionamento del sistema
• Alta densità di I/O alla logica
• da 256 a 2280 LUT4
• da 73 a 271 I/O con ampie opzioni di pacchetti
• Migrazione di densità sostenuta
• Imballaggi privi di piombo/conformi alla RoHS
• Memoria incorporata e distribuita
• fino a 27,6 Kbits di sysMEMTM Embedded Block RAM
• RAM distribuita fino a 7,7 Kbits
• Logica di controllo FIFO dedicata
• Buffer di I/O flessibile
• Il buffer programmabile sysIOTM supporta una vasta gamma di interfacce:
• LVCMOS 3.3/2.5/1.8/1.5/1.2
¢ • LVTTL
¢ • PCI
L'eventuale utilizzo di sistemi di controllo di velocità (LVDS, Bus-LVDS)
• sysCLOCKTM PLL
• Fino a due PLL analogici per dispositivo
• moltiplicare, dividere e cambiare fase dell'orologio
• Supporto a livello di sistema
• Standard IEEE 1149.1 Scansione dei confini
• Oscillatore di bordo
• I dispositivi funzionano con alimentazione da 3,3 V, 2,5 V, 1,8 V o 1,2 V
• Programmazione in sistema conforme alla norma IEEE 1532
Descrizioni diLCMXO256C-3TN100C
Il MachXO è ottimizzato per soddisfare i requisiti delle applicazioni tradizionalmente affrontate dai CPLD e a basso
FPGA di capacità: logica della colla, collegamento del bus, interfaccia del bus, controllo di accensione e logica di controllo.
riunire le migliori caratteristiche dei dispositivi CPLD e FPGA su un unico chip.
Classificazioni ambientali e di esportazioneLCMXO256C-3TN100C
| Attributo | Descrizione |
| Status RoHS | Compatibilità ROHS3 |
| livello di sensibilità all'umidità (MSL) | 3 (168 ore) |
| Status REACH | REACH non interessato |
| ECCN | EAR99 |
| HTSUS | 8542.39.0001 |
